본문 바로가기

나의 이야기/낙서장

[펌] PS3에 사용될 Multi core Processor

http://www.parkoz.com/zboard/view.php?id=int_news&no=3473

마침내, 화제의 Cell 프로세서가 그 베일을 벗었다.

 

미국 샌프란시스코에서 개최되고 있는「ISSCC(IEEE International Solid-State Circuits Conference)」. IBM, 소니 그룹(소니, 소니·컴퓨터 엔터테인먼트), 토시바는, 3회사에서 공동 개발한「Cell 프로세서」기술 발표를 행했다. 3회사 및 개발에 협력하고 있는 Rambus 측은 ISSCC 행사에서 Cell 관련 논문 발표를 행할 예정으로, 거기에 앞장 서, ISSCC 회장의 매리어트 호텔에서 프레스전용의 브리핑을 개최했다.

 

이번 발표된 것은, 90nm SOI 프로세스로 제조되는 최초의 세대의 Cell 기술 개요. Cell(은)는, 멀티 코어 CPU 제품으로, 1개의 CPU 안에 9개의 프로세서 코어를 탑재한다. PC/서버전용 CPU 제품은, 90nm 세대로는 2개의 CPU코어를 실은 듀얼 코어 CPU 제품인데 대해, Cell 제품은 9개와 CPU 코어의 수가 많은 일이 특징이다. 그리고, Intel 및 AMD 측이 개발하고 있는 멀티 코어에서는, 동아키텍쳐의 프로세서 코어를 복수 탑재한다. 그에 대해, Cell 제품은 2종류가 다른 프로세서 코어를 조합한다.

 

90nm Cell 제품에는, 1개의 범용적인 프로세서 코어와 8개의 비교적 심플한 프로세서 코어를 조합할 수 있고 있다. 범용 프로세서 코어는,IBM 64bit Power 아키텍쳐를 베이스로 한 것으로「Power Processor Element(PPE)」이라고 불린다. 8개의 코어는, 멀티미디어계 처리 등에 향한 SIMD(Single Instruction, Multiple Data) 형태의 아키텍쳐로「Synergistic Processor Element(SPE)」. 다만, 스트리밍형의 처리에 특화한 아키텍쳐가 아니고, 매우 범용성도 높다.  

 

광대역 버스를 탑재

 

그리고, 프로세서 코어 이외에, 광대역의 신메모리「XDR DRAM(Yellowstone)」인터페이스와 팁 간접속을 위한 광대역 인터페이스「FlexIO(Redwood)」탑재한다. 메모리와 고속버스를 수중에 넣고 있는 것은, AMD K8 계열 CPU 제품과 닮아 있지만, Cell 제품이 대역이 넓다. 버스가 처리의 넥이 되는 것을 피하는 아키텍쳐다. NVIDIA 개발의 GPU 제품도, FlexIO 접속된다고 보여진다. Cell 안의 각 프로세서 코어와 인터페이스군은「Element Interconnect Bus(EIB)」이라고 불리는 매우 광대역의 내부 버스로 접속되고 있다.

 

Cell 동작 주파수는, 연구소내에서의 테스트에서는 4GHz 이상이라고 한다. 종래 탑 스피드인 Intel CPU 주파수 향상이 둔화해, 90nm 세대라도 4GHz 제품화 할 수 없는 현재 상태로서는, Cell 주파수는 톱 클래스다. 다만, 동작 주파수와 소비 전력은 트레이드 오프이기 때문에, 실제로 PlayStation 3 제품과 같은 시스템에 탑재될 때 것 Cell 제품의 동작 주파수는, 각 시스템에 따라서 다르다고 한다.

 

성능은 8개의 SPE 의한 단 정밀도(32bit) 부동 소수점 연산으로 256 GFLOPS. 이것은, 8개의 SPE 4병렬의 SIMD - 일본 재래의 주산을 8GHz 실행했을 때의 수치다. 당초 예상되고 있던 1칩으로 1TeraFLOPS 조금 전의 슈퍼컴퓨터 클래스 성능에는 달하지 않기는 하지만, 범용 CPU 제품으로는 뛰어나다. 그리고, 범용 프로세서가 골칫거리로 하는 스트리밍 처리를 고속으로 실행할 수 있는 구조를 갖추고 있기 때문에, 처리에 따라서는 종래의 범용 CPU 제품보다 훨씬 빨라진다. 어플리케이션에 따라서는10배의 성능을 실현할 수 있다고 한다.

 

die size(반도체 본체의 면적), 현재의 시작 칩으로 221mm2. 이것은, PlayStation 2 지원의 초대 Emotion Engine 239.7mm2, 0.18μm Pentium 4(Willamette) 217mm2 규격과 거의 같다. 즉, 생산성이나 제조 코스트는 기본적으로는 동레벨이라는 것이 된다. 

 

PowerPC와 명령 세트 호환의PPE

 

Cell의PPE는 ,Power아키텍쳐의 프로세서 코어하지만 , 기존의 코어의 유용이 아니고 , 처음부터 스크래치로 개발된 신코어라고 한다. 다만 , 명령 세트는 기존의Power계CPU와 완전하게 호환으로 , 소프트웨어는 기본적으로는 그대로 달리게 할 수가 있다. 그리고 ,PPE그럼 ,PowerPC 970(G5)과 같게 ,Motorola의AltiVec와 호환의 벡터 연산 기능 「VMX」을 실장한다. 즉 ,PPE은PowerPC 970(G5)과 호환이라는 것이 된다.

 

게다가PPE는Intel의Hyper-Threading와 유사한SMT(Simultaneous Multithreading)기능도 탑재해 ,2개의 thread를 동시에 실행할 수가 있다. 2way의SMT를 실장했다PPE와8개의 것SPE으로 ,Cell전체에서는10thread를 병렬에 실행할 수 있다. 즉 , 소프트웨어측에서 보면(자)Cell의 안에10개의 것CPU이 있는 것처럼 보이게 된다. PPE(은)는 ,512KB의L2캐쉬도 갖춘다.

 

Cell의 안에8개 탑재되고 있는SPE은 , 복수의 데이터에 대해서1명령으로 같은 처리를 동시에 행할 수가 있는SIMD형태 프로세서다. X86계CPU의SSE유니트가 독립한 프로세서가 되었다고 생각해도 좋다. SSE(와)과 같게 ,32bit의 단 정밀도 부동 소수점 데이터4개나 정수 데이터4개를1명령으로 동시에 처리할 수 있다.

 

그리고 ,SPE그럼 , 스트리밍 처리에 최적화한 여러가지 아키텍쳐가 받아들여지고 있다. 예를 들면 ,128책의128bit레지스터를 갖추고 있어 프로그램중의 루프를 전개해SIMD화해 병렬에 처리할 수도 있다. 그리고 ,256KB의 「Local Store(LS)」이라고 불리는 메모리를 탑재한다.

 

Cell의 큰 특징은 , 팁 내외의 버스가 매우 광대역인 점이다. Cell안의 각 요소를 접속하는EIB은1사이클에768bit의 전송이 가능하다. 통상의 on-chip 버스는128bit이나256bit이므로 ,Cell는 특히 고속이다. 그리고 , 메모리는Rambus의 차세대 메모리XDR DRAM의 인터페이스를 듀얼로 탑재 , 메모리 대역은25.6GB/sec에 이른다. 팁간 인터페이스의 것FlexIO은76.8GB/sec의 대역으로 ,2포토에 분할해 사용할 수가 있다. 즉 ,GPU이라고I/O팁이라고 하는2개의 companion 팁을 접속할 수가 있다. 그리고 ,AMD의K8와 같이 복수의 것Cell을FlexIO로 상호 접속할 수도 있다.

원본출처 : ISSCC
본 내용의 해당 저작자와 번역자는 저작권법의 보호를 받습니다.